Data shift register

<pD flip-flop များကိုသုံး၍ shift register အနေဖြင့်တည်ဆောက်နိုင်သည်။
D-FF ၏အထွက် Q ကို အခြား D-FF ၏ clock နှင့်ချိတ်ဆက်၍ data shift register အဖြစ်တည်ဆောက် နိုင်သည်။ သတိပြုရန်
Register များ၏ အထွက်တွင် delay အနည်းငယ်ရှိတတ်သည်။ထို delay များကို ထည့်ပေါင်းနိုင်မှသာ တိကျသော ရလဒ်ကိုရရှိမည်ဖြစ်သည်။ VLSI  modeling လုပ်ရာတွင် delay များကိုအတိအကျထည့်သွင်းနိုင်မှသာလျှင်မိမိ အလိုရှိရာ waveform ကိုရရှိလာမည်ဖြစ်သည်။

၎င်း၏ waveform မှာအောက်ပါအတိုင်းဖြစ်သည်။

Alexander Htun